PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2004-280623

(43) Date of publication of application: 07.10.2004

(51)Int.CI.

G06F 12/14

(21)Application number : 2003-072919

(71)Applicant: RENESAS TECHNOLOGY CORP

(22)Date of filing:

18.03.2003

(72)Inventor: EHAMA MASAKAZU

TANAKA KAZUHIKO

HOSOKI KOJI


NAKADA KEIMEI

(54) SECURITY SYSTEM

(57)Abstract:

PROBLEM TO BE SOLVED: To solve a problem that possibility exists that confidential data including an encryption key or the like are read, and developed software is copied since the read or the alteration of a register in a processor or a local memory are possible through an external bus.

SOLUTION: A media processor having the bus connected to an external device permits all accesses from other devices connected to the external bus. Therefore, the bus interface portion of the media processor is provided with a TLB (Translation Look-aside Buffer) to protect confidential items in the processor. The TLB is rewritable only from the processor. The TLB determines whether an externally accessed address is accessible. When access permission is described in the TLB, the access to the media processor is generated. If not, a request is abandoned.



LEGAL STATUS

[Date of request for examination]

10.02.2006

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19) 日本国特許庁(JP)

(12)公開特許公報(A)

(11)特許出顧公開番号

特別2004-280623 (P2004-280623A)

(43) 公開日 平成16年10月7日(2004.10.7)

(51) Int.Cl.⁷
GOGF 12/14

FI

GO6F 12/14 310H GO6F 12/14 310F テーマコード (参考)

5B017

審査請求 未請求 請求項の数 14 OL (全 17 頁)

(21) 出願番号 (22) 出願日 特願2003-72919 (P2003-72919)

平成15年3月18日 (2003.3.18)

(71) 出題人 503121103

株式会社ルネサステクノロジ

東京都千代田区丸の内二丁目4番1号

(74) 代理人 100075096

弁理士 作田 康夫

(72) 発明者 江浜 真和

神奈川県川崎市麻生区王禅寺1099番地株式会社日文創作所システム開発研究所

株式会社日立製作所システム開発研究所

囚

(72) 発明者 田中 和彦

神奈川県川崎市麻生区王禅寺1099番地

株式会社日立製作所システム開発研究所

囚

最終頁に続く


(54) 【発明の名称】セキュリティシステム

(57)【要約】

【課題】外部バスからプロセッサ内部のレジスタやローカルメモリの読み出しや改変が可能であった。そのため、暗号鍵などの機密データが読み出されたり、開発したソフトウェアがコピーされてしまう可能性があった。

【解決手段】外部と接続するバスを持つメディアプロセッサにおいて、外部バスに接続された他のデバイスからのアクセスは全て許可される。そのため、プロセッサ内部の機密事項を保護するために、メディアプロセッサ内がスインターフェース部分にTLBを設け、そのTLBはプロセッサ内部からのみ書き換えることができる。このTLBは外部からアクセスされたアドレスが、アクセスできるかを判定する。TLB内にアクセス許可が記述されていればメディアプロセッサ内部へアクセスを発生し、そうでなければリクエストを破棄する。

【選択図】図1



【特許請求の範囲】

【請求項1】

演算を行うプロセッサコアと、外部バスと接続するための外部バスインターフェースと、 ローカルメモリへのアクセスを制御するメモリインターフェースと、前記プロセッサコア と前記外部バスインターフェースと前記メモリインターフェースとを接続する内部バスと を有する半導体装置であって、

前記外部バスインターフェースは、前記外部バスからのリクエストを受けるアクセス制御 回路と、前記アクセス制御回路に接続され前記外部パスアクセスの可否を判定するTLB と、前記プロセッサコアからの要求によりTLBを書き換えるTLB制御回路を有し、 前記外部バスからのリクエストを受けたアクセス制御回路は、該リクエストのアドレスが

、前記TLB内に設定されたアクセス許可範囲内のアドレスか否か問い合わせるTLB判 定信号を前記TLBへ送信し、

前記TLBは、前記リクエストのアドレスが、前記TLB内に設定されたアクセス許可範 囲内のアドレスか否かを検索し、アクセス可否を示すTLB合否信号をアクセス制御回路 へ返答し、

前記アクセス制御回路は、前記TLB合否信号がアクセス可であることを示している場合 、前記内部バスヘアクセスを許可し、前記TLB合否信号がアクセス否であることを示し ている場合、前記リクエストを破棄することを特徴とする半導体装置。

【請求項2】

請求項1記載の半導体装置であって、

前記TLB制御回路は、前記プロセッサコアが出力するTLB更新要求に基づき、前記ア クセス可能範囲を変更可能であることを特徴とする半導体装置。

【請求項3】

請求項1記載の半導体装置であって、

前記外部バスは、PCIバスであることを特徴とする半導体装置。

【請求項4】

請求項1記載の半導体装置であって、

前記外部バスは、汎用バスであることを特徴とする半導体装置。

【請求項5】

請求項1記載の半導体装置であって、

前記内部バスに接続され、暗号処理を行う暗号演算回路をさらに有し、

前記アクセス制御回路は、当該暗号演算回路の秘密鍵や暗号処理方法を決定するレジスタ へのアクセスを制限することを特徴とする半導体装置。

【請求項6】

請求項1記載の半導体装置であって、

前記アクセス制御回路は、前記TLB合否信号がアクセス可であることを示している場合 、前記内部バス、前記メモリインタフェースを介して前記ローカルメモリへのアクセスを 許可することを特徴とする半導体装置。

【請求項7】

外部バスに接続された半導体装置におけるバスインターフェース装置であって、前記半導 体装置内の内部バスに接続され、

前記外部バスからのリクエストを受けるアクセス制御回路と、前記アクセス制御回路に接 続され前記外部バスアクセスの可否を判定するTLBと、前記プロセッサコアからの要求 によりTLBを書き換えるTLB制御回路を有し、

前記外部バスからのリクエストを受けたアクセス制御回路は、該リクエストのアドレスが 、前記TLB内に設定されたアクセス許可範囲内のアドレスか否か問い合わせるTLB判 定信号を前記TLBへ送信し、

前記TLBは、前記リクエストのアドレスが、前記TLB内に設定されたアクセス許可範 囲内のアドレスか否かを検索し、アクセス可否を示すTLB合否信号をアクセス制御回路 へ返答し、

20

30

前記アクセス制御回路は、前記TLB合否信号がアクセス可であることを示している場合、前記内部パスヘアクセスを許可し、前記TLB合否信号がアクセス否であることを示している場合、前記リクエストを破棄することを特徴とするパスインタフェース装置。

【請求項8】

請求項7記載のバスインターフェース装置であって、

外部バスからアクセスされたアドレスを内部バスで用いるためのアドレスに変換するデコーダを有し、

前記アクセス制御回路は、前記デコーダで変換されたアドレスを用いて内部バスヘリクエストを送信することを特徴とするバスインターフェース装置。

【請求項9】

請求項7記載のバスインタフェース装置であって、

前記半導体装置内部の所定のアドレス空間がアクセス可能であるかを示す許可ビット群を格納したレジスタと、前記外部からのアクセスが示すアドレスが当該半導体装置内部のアクセス可能な領域のアドレスか否かを判定するアクセス判定装置を有し、

前記アクセス判定回路は、前記デコーダと当該デコーダに接続されたセレクタを備え、 前記デコーダで変換されたアドレスから領域選択信号を生成し、前記許可ピット群のレジ スタから出力される許可ビット信号と、前記領域選択信号を比較し、

前記領域選択信号と、前記許可ビット信号とが一致した場合は、アクセスが可であること を示す前記アクセス合否信号を出力し、

前記領域選択信号と、前記許可ピット信号とが一致しない場合は、アクセスが否であることを示す前記アクセス合否信号を出力することを特徴とするパスインタフェース装置。

【請求項10】

請求項7記載のバスインタフェース装置であって、

前記許可ピット群に格納されたデータの更新を行う許可ピット制御回路をさらに有し、 前記許可ピット制御回路は、内部バスを介して送信される書き換え要求信号に基づき、前 記許可ピット群に格納されたデータを変更可能であることを特徴とするバスインタフェー ス装置。

【請求項11】

記憶装置が接続された第1の半導体装置、第2の半導体装置、前記第1の半導体装置と前記第2の半導体装置を接続する外部バスとを有するコンピュータシステムであって、前記第1の半導体装置は、

演算を行うプロセッサコアと、前記外部バスに接続されるための外部バスインターフェースと、前記記憶装置へのアクセスを制御するメモリインターフェースと、前記プロセッサコアと前記外部バスインターフェースと前記メモリインターフェースとを接続する内部バスとを有し、

前記第2の半導体装置から前記記憶装置へのアクセスがあった場合、

前記第1の半導体装置は、該アクセスのアドレスが、当該第1の半導体装置内のTLBに 予め設定されたアクセス許可範囲内のアドレスか否かを判断し、

前記アクセスのアドレスが、前記アクセス許可範囲内のアドレスに含まれる場合、前記内 部バスを介して前記記憶装置へのアクセスを許可し、

前記アクセスのアドレスが、前記アクセス許可範囲内のアドレスに含まれない場合、前記 アクセスを破棄し前記記憶装置へのアクセスを許可しないことを特徴とするコンピュータ システム。

【請求項12】

請求項11記載のコンピュータシステムであって、

前記外部パスインターフェースは、前記外部パスからのリクエストを受けるアクセス制御回路と、前記アクセス制御回路に接続され前記外部パスアクセスの可否を判定するTLBと、前記プロセッサコアからの要求によりTLBを書き換えるTLB制御回路を有し、

前記外部バスからのリクエストを受けたアクセス制御回路は、該リクエストのアドレスが 、前記TLB内に設定されたアクセス許可範囲内のアドレスか否か問い合わせるTLB判

10

20

30

40

定信号を前記TLBへ送信し、

前記TLBは、前記リクエストのアドレスが、前記TLB内に設定されたアクセス許可範囲内のアドレスか否かを検索し、アクセス可否を示すTLB合否信号をアクセス制御回路へ返答し、

前記アクセス制御回路は、前記TLB合否信号がアクセス可であることを示している場合、前記内部バスへアクセスを許可し、前記TLB合否信号がアクセス否であることを示している場合、前記リクエストを破棄することを特徴とするコンピュータシステム。

【請求項13】

任意の機能を有するモジュールと、外部バスに接続されるための外部バスインターフェースと、前記モジュールと前記外部バスインターフェースとを接続する内部バスとを有する 半導体装置であって、

前記外部バスに接続される他の装置から前記モジュールへのアクセスがあった場合、

前記半導体装置は、該アクセスのアドレスが、当該半導体装置内のTLBに予め設定されたアクセス許可範囲内のアドレスか否かを判断し、

前記アクセスのアドレスが、前記アクセス許可範囲内のアドレスに含まれる場合、前記内 部パスを介して前記モジュールへのアクセスを許可し、

前記アクセスのアドレスが、前記アクセス許可範囲内のアドレスに含まれない場合、前記 アクセスを破棄し前記記憶装置へのアクセスを許可しないことを特徴とする半導体装置。

【請求項14】

請求項13記載の半導体装置であって、

当該半導体装置には記憶装置が接続されており、

前記記憶装置へのアクセスを制御するメモリインターフェースをさらに有し、

前記アクセスのアドレスが、前記アクセス許可範囲内のアドレスに含まれる場合、前記内部バス、前記メモリインタフェースを介して前記記憶装置へのアクセスを許可することを特徴とする半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は外部バスインターフェースにてプロセッサ内部の機密情報を保護することのできるマイクロプロセッサに関する。

[0002]

【従来の技術】

特許文献1では、メモリへのデータアクセスを制限するためにメモリインターフェース回路とメモリの間にセキュリティ回路を設け、正しい手順でメモリアクセスが行われているかを監視している。このセキュリティ回路には鍵アドレスが設けてあり、この鍵アドレスに対応する特定の手順でアクセスが発生することで、メモリ空間へアクセス可能な範囲を拡大したり、予測するメモリアクセスからは使用しないメモリ空間を保護しデータ転送が実行されないようにすることが可能であった。また、メモリ保護機能が解除されていないアドレスに対してのアクセスが発生した場合、読み出されたデータの保障は行われないという提案であった。

[0003]

【特許文献1】

特開2001-306400号公報

[0004]

【発明が解決しようとする課題】

従来は外部メモリ空間のみの保護機能であり、プロセッサ内部メモリのデータに関しては 保障されない。また、プロセッサ内部のメモリ空間全てにこの機能を搭載したとすると冗 長論理が増大し、プロセッサの肥大化を招いてしまう。

[0005]

また、メモリ空間に対するアドレスの発行順序によって、メモリ保護の合否をハードウェ

20

30

アで行うため、汎用性に乏しい。

[0006]

また、保護機能を持たないプロセッサでは、外部バスからプロセッサ内部のレジスタやロ ーカルメモリの読み出しや改変が可能であったため、暗号鍵などの機密データが閲覧され たり、開発したソフトウェアがコピーされてしまう可能性があった。

[0007]

本発明はこのような問題を鑑みてなされたものであり、プロセッサが外部デバイスと通信 する汎用バスを用いた不正アクセス防止を目的とする。

[0008]

【課題を解決するための手段】

この発明に係るプロセッサは、PCIバスなどのプロセッサ外部の汎用バスとプロセッサ の内部パスの間でデータ転送を制御するアクセス制御装置と、アクセスできる範囲が格納 されているTLBと、TLBの内容を更新するTLB制御回路を具備する。

[0009]

プロセッサ内部からのアクセスによってのみTLBを更新するTLB制御回路によってT LBの内容を更新し、その更新した内容はPCIバスなどのプロセッサ外部の汎用バスか. らのアクセスによって、アクセス制御回路から参照される。

[0010]

アクセス制御回路からのリクエストによりTLBはアクセス可能領域であるかどうかをア クセス制御回路へ返答し、その結果によって、内部バスへリクエストを出すか、破棄する 20 かを決定し、プロセッサ内部の機密情報を保護する。

[0011]

【発明の実施の形態】

本発明の実施例について図面を参照して説明する。図1に本発明を適用したコンピュータ システムの構成例を示す。なお簡略化のため、本発明の適用と直接関係のない部分は省略 する。

[0012]

メインCPU1と髙速バスインターフェースを持つノースブリッジ3へプロセッサバス2 を用いて接続する。ノースブリッジ3は主記憶装置5とメモリバス4で接続し、また低速 バスインターフェースを持つサウスブリッジ7とブリッジ間接続バス6を用いて接続する

[0013]

サウスブリッジ7からPCIバス8へ接続され、PCIバス8上にメディアプロセッサ1 00 a、100 b を 2 個接続している。各々のメディアプロセッサ 1 0 0 a 、 1 0 0 b は それぞれローカルメモリ201a、201bヘローカルメモリバス200a、200bを 用いて接続する。また、フラッシュメモリ203a、203bへフラッシュメモリバス2 02a、202bを用いて接続する。尚、本実施例のメディアプロセッサ及びそれに相当 する部分は1チップで構成されるが、複数チップにて実現することも可能である。

[0014]

メディアプロセッサ100a内部は内部バス109を用いて、演算を行うプロセッサコア 101、PCIバス8と接続するためのPCIバスインターフェース102、プロセッサ コア101の演算補助を行うコプロセッサ103、ローカルメモリへのアクセスを制御す るメモリインターフェース104、I/Oインターフェースを制御するI/Oインターフ ェース105、暗号処理を行う暗号処理演算回路108が接続されている。暗号処理とし ては、Multi2/DES等がある。また、コプロセッサ103にコプロセッサ用メモ リバス107を用いてコプロセッサ用メモリ106へ接続されている。

[0015]

さらに、PCIバスインターフェース102は動作設定を行うためのPCIバスインター フェースPIOレジスタ116を、プロセッサコア101はプロセッサコアPIOレジス タ117を、コプロセッサ103はコプロセッサPIOレジスタ118を、メモリインタ

10

10

20

ーフェース 1 0 4 はメモリインターフェース P I O レジスタ 1 1 9 を、 I / O インターフェース P I O レジスタ 1 2 0 を、暗号処理演算回路 1 0 8 は暗号処理演算回路 P I O レジスタ 1 2 1 を、それぞれ持っている。

[0016]

メディアプロセッサ 100 aのプート時、 I/O インターフェース 105 がフラッシュメモリ 203 a からプログラムをロードし、内部パス 109 を通してプロセッサコア 101 がそのプログラムを実行することで、まず PCI パスインターフェース 102 内の TLB 制御回路 112 へ TLB 書き換えリクエストを発生する。そのリクエストに応じて TLB 制御回路 112 は TLB 更新信号 115 を TLB 111 へ出すことで TLB 111 内部を変更し、起動時アクセス可能であったプロセッサ内部と、メディアプロセッサ 100 aの持つローカルメモリ 201 a とフラッシュメモリ 203 a の全領域のうち、ある特定の領域のみをアクセスできるようにする。

[0017]

メインCPU1からメディアプロセッサ100aへのリードアクセスが発生した場合には、そのリクエスト信号はノースブリッジ3、サウスブリッジ7へと送られ、PCIバス8を通してメディアプロセッサ100a内部のPCIバスインターフェース102が受ける。リクエスト信号を受けたアクセス制御回路110は、リードするアドレスがアクセス可能であるかどうかをTLB111な設定されているアドレスと比較し、その合否をTLBでの合語を受け取ったTLB111は設定されているアドレスと比較し、その合否をTLBを受け取ったTLB111は設定されているアドレスと比較し、その合否をTLBを同日114を通してアクセス制御回路へ返答する。返答がアクセス可能であることを示していた場合、内部バス109へリクエストを出し、目的のデータを引き出し、PCIバス8を通してサウスブリッジ7、ノースブリッジ3を経由しメインCPUへとデータを返回したアクセスできない領域へのリードリクエストであった場合にはアクセス制御回路110は不定のデータをメインCPU1へ返す。

[0018]

また、ライトリクエストがメインCPU1からメディアプロセッサ100aへ出された場合、リードリクエストと同じ経路でPCIバスインターフェース102へと送られる。ライトリクエストを受け取ったアクセス制御回路110は、ライトするアドレスがアクセス可能であるかどうかをTLB111へTLB判定信号113を通して問い合わせる。その信号を受け取ったTLB111は内部のアドレスと比較し、その合否をTLB合否信号114を通してアクセス制御回路へ返答する。返答がアクセス可能であることを示していた場合であり、内部バス109へリクエストを出し、書き換えを行う。しかし、アクセスできない領域へのライトリクエストであった場合にはアクセス制御回路110はその要求を破棄する。

[0019]

さらに、他のPCIデバイスであるメディアプロセッサ100bからのリードリクエストやライトリクエストも、メインCPU1からのアクセスと同様に判定が行われアクセス制限が行われる。

[0020]

特に、TLB111の変更はプロセッサコア101からのみ変更可能であり、メインCP 40U1や他のPCIデバイスからの変更は一切行うことができない。

[0021]

図 2 は汎用バスインターフェース 1 2 3 を持つメディアプロセッサ 1 2 6 の構成図である。汎用パスインターフェースとはアドレスバスとデータバス、リクエストなどの制御信号を持つバスである。リードリクエストとアドレスを発行することでデータバスに、要求したアドレスのデータを得ることができ、また、ライトリクエストとアドレスを発行し、データバスに書き込むデータを送信することで、変更するアドレスのデータを書き換えることができる。

メディアプロセッサ126は内部バス109を持ち、その内部バス109にプロセッサコア101、コプロセッサ103、メモリインターフェース104、I/Oインターフェー

ス105、暗号処理演算回路108、汎用バスインターフェース123が接続されている。コプロセッサ103はコプロセッサ用メモリバス107を用いてコプロセッサ用メモリ106へ接続、メモリインターフェース104はローカルメモリバス200を用いてローカルメモリ201へ接続、I/Oインターフェース105はフラッシュメモリバス202を用いてフラッシュメモリ203へ接続している。

[0022]

さらに、汎用バスインターフェース 1 2 3 は動作設定を行うための汎用バスインターフェース P I O レジスタ 1 1 6 を、プロセッサコア 1 0 1 はプロセッサコア P I O レジスタ 1 1 7 を、コプロセッサ 1 0 3 はコプロセッサ P I O レジスタ 1 1 8 を、メモリインターフェース 1 0 4 はメモリインターフェース P I O レジスタ 1 1 9 を、 I / O インターフェース P I O レジスタ 1 2 0 を、暗号処理演算回路 1 0 8 は暗号処理演算回路 P I O レジスタ 1 2 1 を、それぞれ持っている。

10

[0023]

メディアプロセッサ 1 2 6 がプートすることで、フラッシュメモリ 2 0 3 から I / O インターフェース 1 0 5 がプートプログラムを内部バス 1 0 9 を通してプロセッサコア 1 0 1 なる。そのプログラムによってプロセッサコア 1 0 1 より内部バス 1 0 9 を用いて T L B 制御回路 1 1 2 へ T L B 書き換えリクエストを発生し、汎用バスインターフェース 1 2 3 内の T L B 1 1 1 を更新する。その更新によって、起動時アクセス可能であったプロセッサ内部と、メディアプロセッサ 1 0 2 の持つローカルメモリ 2 0 1 とフラッシュメモリ 2 0 3 の全領域のうち、ある特定の領域のみをアクセスできるようにする。

20

[0024]

汎用パス122を用いてメディアプロセッサ126と通信を行う汎用プロセッサ125は汎用プロセッサ用フラッシュメモリ127を汎用プロセッサ用フラッシュメモリバス128を用いて接続されており、また汎用プロセッサ用ローカルメモリ129と汎用プロセッサ用ローカルメモリバス130を用いて接続している構成である。この汎用プロセッサ125からメディアプロセッサ126へのリードリクエストによりアクセス制御回路124が、リードするアドレスがアクセス可能であるかどうかをTLB111へTLB判定により、リードするアドレスがアクセス可能であるかどうかをTLB111は設定されている日13を通して問い合わせる。その信号を受け取ったTLB111は設定されていると比較し、その合否をTLB合否信号114を通してアクセス制御回路へ返答する。返答がアクセス可能であることを示していた場合、内部バス109へリクエストを出し、返答がアクセス可能であることを示していた場合、内部バス109へリクエストを出し、

30

[0025]

また、ライトリクエストが汎用プロセッサ125からメディアプロセッサ126へ出された場合、リードリクエストと同様にアクセス可能領域であるかどうかを判定する。判定の結果、アクセス可能である場合には内部バス109を通して目的のアドレスを書き換えるが、アクセス禁止領域の場合にはライトデータは書き込まれず破棄される。

[0026]

特に、TLB111の変更はプロセッサコア101からのみ変更可能であり、汎用プロセッサ125からの変更は一切行うことができない。

40

50

[0027]

演算専用のデジタルシグナルプロセッサ(以下DSP)131に本発明を採用した実施例を図3に示す。

[0028]

DSP131は、内部バス109を持ち、その内部バス109に演算を行うプロセッサコア101、メモリインターフェース104、I/Oインターフェース105、汎用バスインターフェース123が接続されている。メモリインターフェース104はローカルメモリバス200を用いてローカルメモリ201へ接続、I/Oインターフェース105はフラッシュメモリバス202を用いてフラッシュメモリ203へ接続している。

[0029]

汎用パスインターフェース 1 2 3 は動作設定を行うための汎用パスインダーフェース P I

○レジスタ116を、プロセッサコア101はプロセッサコアPIOレジスタ117を、 メモリインターフェース104はメモリインターフェースPIOレジスタ119を、I/ Oインターフェース105はI/OインターフェースPIOレジスタ120を、それぞれ 持っている。

[0030]

[0031]

この汎用プロセッサ125からDSP131へのリードリクエストによりアクセス制御回路124が、リードするアドレスがアクセス可能であるかどうかをTLB111へTLB判定信号113を通して問い合わせる。その信号を受け取ったTLB111は設定されているアドレスと比較し、その合否をTLB合否信号114を通してアクセス制御回路へ返答する。返答がアクセス可能であることを示していた場合、内部バス109へリクエストを出し、目的のデータを引き出し、汎用バス122を通して汎用プロセッサ125へ返答する。

[0032]

また、ライトリクエストが汎用プロセッサ125からDSP131へ出された場合、リードリクエストと同様にアクセス可能領域であるかどうかを判定する。判定の結果、アクセス可能である場合には内部パス109を通して目的のアドレスを書き換えるが、アクセス禁止領域の場合にはライトデータは書き込まれず破棄される。

[0033]

図 4 は外部バス 1 4 0 と内部バス 1 4 1 を接続するためのバスインターフェース回路に本発明を適応した構成図を示したものである。

[0034]

アクセス制御回路124は外部バス140と内部バス141へ接続されており、双方のバス間のデータ転送を行う。アクセス制御回路124からアクセス可能であるかどうかかを調査するために照会アドレス142を用いてTLB111へ接続する。それを受けたTLB111はアクセス可能であるかどうかの合否判定を行い、その結果であるTLB合否付セスリカーにある。その結果を用いてアクセス制御回路124へ送る。その結果を用いてアクセス制御回路124へ送る。その結果を用いてアクセス制御回路124へが受け、TLB制の上でのみTLB111は書き換え可能であるため、内部バス141からのTLB更新要求をTLB制御回路147が受け、TLB更新といて、TLB111へ送る。送られてきたアドレスを元にTLB11カ部を更新し、アクセスの制限を行うことが可能となる。

[0035]

ここで、TLB更新要求はプロセッサコア101から発行される。また、上記TLB更新要求は、アクセス制御回路にも送信されるが、内部バスのアドレスからアクセス制御回路とTLB制御回路のどちらかへの要求と判断される。

10

20

30

10

20

40

50

[0036]

図 5 は図 4 とは別の実現方法で本発明を適応した実施例を示したものである。アクセス制御回路 1 5 0 は外部パス 1 5 1 と内部パス 1 5 2 へ接続されており、双方のバス間のデータ転送を行う。許可ピット制御回路 1 6 1 は内部バス 1 5 2 に接続されたプロセッサコア等からのリクエストを随時受け付けており、外部バス 1 5 1 からのアクセスの制限を変更したい場合に要求が送られる。

まず、外部バス151からリード、もしくはライトリクエストにより、アドレスがアクセス制御回路150とアクセス判定回路153内部のアドレスデコーダ154へと送られたアドレスにより領域選択信号155をセレクタ156へ送る。許可ビット群160から許可ビット信号158、159を通してセレクタ156へ常に送られている許可ビット信号の一つを領域選択信号155により、その一つを選択しアクセス合否信号157を通してアクセス制御回路150へ結果を送る。ここで、ビット群は、レジスタ群に格納されたビット情報の意である。その信号を受けたアクセス明御回路150は要求のあったアドレスに対して破棄するかを決定し、アクセス可能領域であるならば内部バス152へリクエストを発生させる。

[0037]

また、許可ビット群160の書き換えは内部バス152より発生した書き換え要求を許可ビット制御回路161へ送り、その要求によって変更するビットへ許可ビット変更信号162、163を通して、許可ビット群160を変更する。特に、許可ビット群160の変更は内部バス152からのみ変更可能であり、外部バス151からの変更は一切行うことができない。

[0038]

図 6 は、アクセス制御のフローチャートである。まず、メディアプロセッサが起動し(400)、TLBの設定 401 を行う。TLB 初期値 402 からデータを読み出し、TLB の設定を行うが、この初期設定値はフラッシュメモリ等の不揮発性メモリに収められている。TLB の設定 401 後に、メディアプロセッサは、プログラムの読み込み 403 において、TLB 初期値 402 同様にフラッシュメモリに収められたプログラム 404 をメディアプロセッサ自身のローカルメモリへ読み出す。

[0039]

そのプログラムを実行中に外部からのアクセス405が発生したかどうかを判定し、発生していない場合はプログラム実行を継続し、発生した場合はTLBの参照406を行う。TLBの参照406の結果、許可領域のアクセス407であるかどうかを判別し、許可領域ではなかった場合はそのリクエストを破棄し、プログラムの実行を継続し、外部からのアクセス405が発生するまで待機する。許可領域のアクセスであった場合にはデータ転送408を行い、リードリクエストであればメモリ409からデータを読み出し、ライトリクエストであればメモリ409からデータを読み出し、ライトリクエストであればメモリ409へ書き込みを行う。この時のメモリ409はローカルメモリや内部メモリ、内部レジスタが対象となる。

[0040]

T L B 内部の構造を図7に示す。まず、T L B 1 1 1 内部の情報を書き換えるため、T L B 更新信号 1 1 5 を受信する。T L B 更新信号 1 1 5 にはT L B エントリデータ 3 0 0 と T L B アドレス 3 0 1 が含まれる。T L B アドレス 3 0 1 の信号はデコーダ 3 0 2 に送信され、デコーダ 3 0 2 で書き換えるべきT L B 1 1 1 のエントリが確定する。そのアドレスに対して、T L B エントリデータ 3 0 0 が書き込まれ、T L B 1 1 1 の内容である有効ビット 3 0 3、仮想ページ番号 3 0 4、アクセスサイズ 3 0 5 が更新される。

[0041]

更新されたTLB111内の比較器310では、外部からのアクセスによるアクセスアドレス307とTLB111に格納された内容と比較をする。このとき、有効ビット303は有効ビット信号311を通して比較器310へ送られ、有効なエントリとのみ比較を行う。有効なエントリの仮想ページ番号304は、アクセスが許可されるアドレスの先頭番地を示しており、アクセスサイズ305を足した値が終了番地を示している。そのため、

これらの信号をそれぞれ仮想ページ番号信号308とアクセスサイズ信号309として比較器310へ送り、アクセスアドレス307がその範囲内のアクセスであるか否かを判定し、比較結果312をエントリ毎に出力する。

[0042]

エントリ毎に出力された比較結果312はOR回路313によって論理和をとり、アクセス判定信号314を返す。このような回路によってアクセスの許可、不許可を決定する。

[0043]

さらにアドレス変換機能を持った場合のTLB内部の構造を図8に示す。TLB111内部の情報を書き換えるため、TLB更新信号115があり、その信号はTLBエントリデータ300とTLBアドレス301の信号である。TLBアドレス301の信号をデコーダ302によって書き換えるべきTLB111のエントリが確定する。そのアドレスに対して、TLBエントリデータ300が書き込まれ、TLB111の内容である有効ビット303、仮想ページ番号304、アクセスサイズ305、物理ページ番号316が更新れる。尚、本実施例では、上記パラメータを更新すべきパラメータとして選択したが、常に上記パラメータの更新を要するものではない。

[0044]

例えば、有効ビットを選択しない場合は、最初はすべて同じデータを物理ページ番号、アクセスサイズに入れておいて、かつ、アクセスサイズは全領域アクセス可能にすることが考えられる。

[0045]

また、物理ページ番号、アクセスサイズは、始点、終点を示し、どこからどこまでをアクセスできるかを記述しているが、これらのパラメータを選択しない場合は、物理ページ領域を始点として固定領域をアクセス可能にすることも可能である。

[0046]

更新されたTLB111は外部からのアクセスによるアクセスアドレス307が、比較器 310でTLB111の内容と比較をする。このとき、有効ビット303を有効ビット信 号311を通して比較器310へ送り、有効なエントリとのみ比較を行う。有効なエント リの仮想ページ番号304は、アクセスが許可されるアドレスの先頭番地を示しており、 アクセスサイズ305を足した値が終了番地を示している。そのため、これらの信号をそ れぞれ仮想ページ番号信号308とアクセスサイズ信号309として、比較器310へ送 り、比較器310ではアクセスアドレス307がその範囲内をアクセスしているかを判定 し、比較結果312を各エントリ毎に出力する。この信号は0R回路313と、該当する エントリの物理ページ番号を選択するセレクタ318へ送られる。OR回路313へ送ら れた比較結果312は論理和をとり、アクセス判定信号314を返す。また、セレクタ3 18では、n個ある物理ページ番号 (PPN) 316のうちの一つを選択し、変換後アド レス319を出力する。この変換は、外部バスからのアクセスが発生した場合、外部バス 上のアドレスで行われる。そのアドレスはTLB111を搭載するプロセッサ内部のアド レスとは違うため、アドレスの変換を行う必要がある。このアドレス変換でのボトルネッ クを解消するために物理ページ番号への変換機能を持たせ、プロセッサ内部をアクセスで きるアドレスへ高速に変換することが可能である。

[0047]

TLB111にアクセス可能領域、不可領域を設定した場合を図9に示す。TLB111 内のエントリA330によってローカルメモリ334を参照可能領域に設定している。また、エントリB331によってローカルメモリ336を参照可能領域に設定している。ローカルメモリ335とローカルメモリ337はTLB111によって参照可能領域に設定されていないため、外部からのアクセスは遮断される領域となる。

[0048]

また、エントリ C 3 3 2 によってコプロセッサ用メモリ 3 3 8 の領域を参照することが可能である。しかし、コプロセッサ用メモリ 3 3 9 の領域は T L B 1 1 1 によって参照可能領域に設定されていないため、外部からのアクセスは遮断される。同様に、レジスタマッ

20

10

30

プの領域のうち、エントリD333によってレジスタマップ341が参照可能領域となっている。レジスタマップ341の前後の空間である、レジスタマップ340とレジスタマップ342は参照不可領域であり、プロセッサ外部からのアクセスは遮断され、リード、ライトすることができない。

[0049]

ただし、アクセス不可領域は外部からのアクセスのみ遮断し、プロセッサ内部からは、制 限なくアクセスすることができる。

[0050]

また、図10にはPCIのベースアドレスレジスタ(以下、BAR)を用いてメモリ空間のアクセスできる領域を制限する方法を示す。

10

[0051]

まず、PCIのBARを用いてメモリ空間のアクセスできる領域を制限する方法の概要を 示す。

[0052]

PCIデバイスには、そのデバイスが必要とするメモリ空間があり、各デバイスによってそのサイズは様々である。現在のPCIの規格ではPCIは4GBのメモリ空間を持っているが、その空間上に、PCIデバイスのメモリ空間を割り当てている。例えば、PCIデバイスAが0×4000のメモリ空間を持っていたとき、PCI空間の0×1000から割り当てると、PCIバス0×1000~0×4fffをアクセスすると、PCIデバイスAのメモリ空間を操作することが可能となる。ここで、該メモリ空間を設定すると、使用するものがBARであり、デバイス側が必要に応じて自分自身のBARのサイズを変更できるようにするものである。具体的には、PCIデバイスは128MBのメモリを持っていたとき、本来、PCI空間には128MB分の空間を割り当てることができる。しかし、故意に64MBしか割り当てないようにする(実現方法は図10、11)ことで、PCIから残りの64MBを見えないようにすることができる。

[0053]

例えば、PCIバス上にリクエストが発生したとき、各PCIデバイスはそのリクエストのアドレスをBARの内容と比較し、そのアドレスが自分宛と判断したときに返答をする。つまり、PCIデバイスのPCIインターフェースは設定されたBARとリクエストアドレスを比較し、自分のメモリ空間へのアクセスかを判定している。しかし、BARがあらかじめ64MBしかないと設定されていれば、65MBのアクセスがきたとしても、自分へのアクセスではないと判断する。

30

20

[0054]

次に、 P C I の B A R を用いてメモリ空間のアクセスできる領域を制限する具体的な方法を示す。

プロセッサの外部より入力される B A R の領域を指定する B A R 設定信号 3 5 0 が、電源が投入、もしくはソフトウェアリセットや外部リセットボタンによるリセットが発生した場合等にデータ保持レジスタ 3 5 4 によって保持される。リセット信号 3 5 1 が論理値 1 の時にリセット期間であることを表す場合、クロック信号 3 5 3 とともに A N D 回路 3 5 2 に入力して論理積をとり、リセット信号 3 5 1 が論理値 1 を取ったときにデータ保持レジスタ 3 5 4 を更新する。保持データ 3 5 5 はデコーダ 3 5 6 によって B A R へ送るデータが確定する。

40

[0055]

確定した信号は、BAR363のnビット目364、n+1ビット目365、n+2ビット目366、n+3ビット目367用にそれぞれデコード結果358、359、360、361をAND回路362へ送る。それらの信号とBAR変更信号357と論理積がとられ、その結果がBAR363のnビット目364、n+1ビット目365、n+2ビット目366、n+3ビット目367に反映される。

[0056]

この図10の方法の場合、デコーダ356からデコード結果358、359、360、3 50

[0057]

図10のデータ保持レジスタ354をプロセッサ内部から変更する場合を図11に示す。セレクタ369を用いて選択信号370によって、データ保持レジスタ354かプロセッサ内部からのBAR領域を指定するBAR設定信号368を選択する。選択したデータを再度データ保持レジスタ354を更新する。保持データ355はデコーダ356によってBARへ送るデータが確定する。確定した信号は、BAR363のnビット目364、n+1ビット目365、n+2ビット目366、n+3ビット目367に反映される。R変更信号357と論理積がとられ、その結果がBAR363のnビット目364、n+1ビット目365、n+2ビット目366、n+3ビット目367に反映される。

[0058]

つまり、ベース・アドレス・レジスタのある特定のビットを論理値0固定する機能を有するPCIバスインターフェースにおいて、ある特定のベース・アドレス・レジスタのビットを論理値0固定にすることで、PCIデバイスが持つローカルメモリよりも小さいメモリ空間を、PCIバス上のメモリ空間へ割り当て、ローカルメモリを持つPCIデバイス自身は全空間にアクセスすることが可能であるが、それ以外のPCIデバイスはPCIバス上のメモリ空間へ割り当てた小さいメモリ空間にのみアクセスできる。

[0059]

このような方法によっても B A R を変更することが可能であり、アクセス不可領域を指定することが可能である。

[0060]

本発明を採用したメディアプロセッサを搭載したセット・トップ・ボックス (以下、STB) を図12に示す。

[0061]

STB380は、メディアプロセッサ100と、ローカルメモリバス200を用いてローカルメモリ201、フラッシュメモリバス202を用いてフラッシュメモリ203、汎用バス381を用いてサービスポート382が接続、搭載されている。また、本システムはSTBであるため、映像信号の入出力を行うビデオ入出力386、音声信号の入出力を行うオーディオ入出力387、映像信号の解読などに使用する暗号鍵を保持する暗号記憶カードインターフェース信号388、外部の記憶装置と高速にデータ通信を行うための高速デジタルバス389、BSデジタルチューナから映像信号を受けるトランスポート・ストリーム・インターフェース信号390を持つ。

[0062]

また、サービスポート382は故障診断時に保守端末391を接続するためのものであり、サービスポート382と汎用インターフェース信号383を用いて接続する。汎用インターフェース信号383は保守用プロセッサ392と接続されており、保守プロセッサ自身もローカルメモリバス393を用いてローカルメモリ394が接続されている。

[0063]

保守端末391が接続された場合には、STB内部のメモリがリード、ライトできる状態ではなく、ローカルメモリ上のアクセス可能領域385のみ、読み書き可能である。ローカルメモリ上のアクセス不可領域384はSTB380に搭載されているメディアプロセ

10

20

30

ッサ100からのみアクセス可能であり、保守を行う場合はアクセス可能領域385を用いてメディアプロセッサ100と通信を行うこととなる。

[0064]

このため、保守端末以外がサービスポート382へ接続され、メディアプロセッサ100 内の重要なデータである、暗号解読に使用する暗号鍵や、メディアプロセッサ100を動 作させるソフトウェアを保護することが可能である。

[0065]

また、外部からの不正なアクセスにより、メディアプロセッサ内部の機密事項である暗号鍵やソフトウェアが格納されているメモリへのアクセスを遮断することができ、そのアクセス範囲はアプリケーションによって自由に変更可能である。尚、本実施例でアクセス制限がかかるのは物理的な領域であるが、論理的な領域について制限をかけてもよい。 本発明は、上述の実施の形態に限定されるものでばなく、適用分野に関わらず、要旨を逸脱しない範囲で変更し実施し得ることは述べるまでもない。

[0066]

【発明の効果】

本発明を適用することで、プロセッサ内部の機密情報や、プロセッサに接続するローカルメモリやフラッシュメモリなど外部メモリの内容を保護し、外部からの不正読み出しを防止することが可能となる。


【図面の簡単な説明】


- 【図1】本発明を搭載したメディアプロセッサをPCIバスへ接続した構成図である。
- 【図2】本発明を搭載したメディアプロセッサを汎用バスへ接続した構成図である。
- 【図3】本発明を搭載したDSPを汎用バスへ接続した構成図である。
- 【図4】外部バスと内部バスをTLBを用いて接続する構成図である。
- 【図 5】外部バスと内部バスをアクセス制御ビット群を用いて接続する構成図である。
- 【図6】アクセス制御のフローチャート図である。
- 【図7】TLB内部の構成図である。
- 【図8】TLBにアドレス変換機能を持ったTLB内部の構成図である。
- 【図9】メモリやレジスタマップへの割り当てを示す図である。
- 【図10】BARを用いたアクセス制御の構成図である。
- 【図11】BARを用いたアクセス制御の構成図である。
- 【図12】本発明を搭載したメディアプロセッサをSTBに用いた構成図である。


【符号の説明】


10


20
































フロントページの続き

(72)発明者 細木 浩二

神奈川県川崎市麻生区王禅寺1099番地 株式会社日立製作所システム開発研究所内

(72)発明者 中田 啓明

神奈川県川崎市麻生区王禅寺1099番地 株式会社日立製作所システム開発研究所内

Fターム(参考) 5B017 AA07 BA01 BA04 CA01